### POSITIONING METHOD FOR MOUNTING ELECTRONIC DEVICE

Publication number: JP8032296 (A)

Publication date: 1996-02-02

Inventor(s): TAKENAKA HIRONORI: WAKIHARA YOSHINORI +

Applicant(s): IBIDEN CO LTD +


Classification:
- International:
- B23P21/00; H05K13/02; H05K13/04; H05K3/04; H05K3/04; B23P21/00; H05K13/04; H05K3/04; H05K3/

- European:

- suropean: Application number: JP19940158819 19940711 Priority number(s): JP19940158819 19940711

Abstract of JP 8032296 (A)

PURPOSE:To obtain a method for positioning an electronic device simply and surely without requiring any expensive and intricate apparatus, e.g. an image recognition unit. CONSTITUTION:The positioning method at the time of mounting an electronic device comprises a first step for superposing a positioning mask 3 having an opening 7 at a position corresponding to the mounting area of a circuit board, i.e., a ceramic board 2, a second step for engaging an electronic device, i.e., a bare chip 1, having a plurality of solder bumps 4 on the bottom face into the opening 7 of the mask 3 from the top face side, a third step for holding the bare chip 1 by means of a tool, and a fourth step for drawing out the mask 3 from between the ceramic board 2 and the bare chip 1 and then thermocompressing the bare chip 1 using a tool.



Data supplied from the espacenet database --- Worldwide

# (19)日本国特許 (JP) (12) 公開特許公報 (A)

# (11)特許出願公開番号 特開平8-32296

(43)公開日 平成8年(1996)2月2日

(51) Int.Cl. <sup>8</sup>	徽別配号 广内整理番号	FI	技術表示箇所
H 0 5 K 13/04	P		
B 2 3 P 21/00	305 B		

審査請求 未請求 請求項の数2 OL (全 7 頁)


(21)出顯番号	<b>特願平6-158819</b>	(71)出順人	000000158 イビデン株式会社
(22) 出願日	平成6年(1994)7月11日		岐阜県大垣市神田町2丁目1番地
		(72)発明者	
			岐阜県揖斐郡揖斐川町北方1の1 イビデ
			ン 株式会社大垣北工場内
		(72) 発明者	脇原 義笔
			岐阜県揖斐郡揖斐川町北方1の1 イビデ
			ン 株式会社大垣北工場内
		(74)代即人	弁理士 恩田 博官

# (54) [発明の名称] 電子部品を実装する際の位置合わせ方法

### (57)【要約】

【目的】 画像認識装置等のような高価かつ複雑な装置 を用いることなく、簡単にかつ確実に位置合わせができ る電子部品の位置合わせ方法を提供する。

【構成】 第1の工程では、回路基板としてのセラミッ クス基板2上の実装エリアに対応する位置に開口部7が 形成された位置合わせ用マスク3を重ね合わせる。第2 の工程では、マスク3の開口部7に、底面に複数のはん だバンプ4を備える電子部品としてのベアチップ1を上 面側から係合させる。第3の工程では、ベアチップ1を ツール10で保持する。第4の工程では、マスク3をセ ラミックス基板2とベアチップ1との間から引き抜く。 この後、ツール10でベアチップ1を熱圧着する。



#### 【特許請求の範囲】

【請求項1】回路基板上の実装エリアに対応する位置に 期口部が形成された位置合わせ用マスクの前記期口部 に、底面に複数の外部接続端子を備える電子部品を上面 関から係合させる工程を有する電子部品を実熟する際の 位置合わせ方法。

【請求項2】前記電子部品の外部接続端子がバンプである場合、前記複数のバンブの側面と前記マスの開口部の内盤面とを用いて位置合わせを行う請求項1に記載の電子部品を実装する際の位置合わせ方法。

# 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、電子部品の位置合わせ 方法に関するものである。より詳細には、本発明は、半 総件ケップを搭載してなる間底を変の底面に接致の プ等を備える半導体イッケージや、底面に同様のバンプ 等を備える半導体チップ等を位置合わせする方法に関す もものである。

# [0002]

【従来の技術】近年における電子機器の小型化や高性能 化に伴って、半導体ナップ (ベアチップ) 等を搭載した 半導体パッケージ等をマザーボードに対して表面実装す ることが多くなってきている。

【0003】この種の表面実践タイプのパッケージとしては、QFP(Quad flat gullving-leaded package)等のように、リードロレームを利用した外部接続場子を持つものが現在の主流を出めている。しかしながら、単導体ケップの高集権化とともに多ピン・狭ビッチ化が進むと、スタンビング等によって形成されるリードフレーなではその要求を充分に対方することが困難になる。そこで、多ピン・狭ビッチ化に達したパッケージとして、回路基係の底面に多数のパンアを形成したBGA(Ball grid array)多数が注目されている。

[0004]また、前記四線基板自身の上にベアチップ を実装する方法について自機や傾向がある。即ち、従 来までのワイヤボンディングによる接続法に代えて、ベ アチップ底面に形成されたパンプによる接続法 (いわゆ るフリップチップ) を採用したパッケージが増えてきて いる。

【0005】ところで、パンプによってBGAやペアチ ップを実装する場合、電子部品側のパンプと被支勢物間 の接続パッド等とをあるかじか正確な位置に合わせてお く必要がある。このときの位置合わせは、例えば実装装 置に付着して設けられている面像認識装置等によって行 われる。

#### [0006]

【発明が解決しようとする課題】ところが、上記の位置 合わせ方法を実施する場合、高値かつ複雑な面條認課装 置を購入したり、同該置のための演算アログラムを作成 したりすること等が必要になる。従って、低コスト化を 達成することが難しくなる。

【0007】また、画機認識による位置合わせ方法の場合、パンプや接続パッドに持れや変形があると、位置合わせ積度が悪化したり位置合わせが不能になるおそれがある。さらに、電子部品ごとは位置合むせを行うこの方法の場合、1㎡・ド中における実装部品。最放が増えると、必然的にその分だけ実際に要する時間も長くなる。このような実装効率の低下は、全体の生産性の低下にもつながってしまう。

[0008] 本発明は上記の課題を解決するためになされたものであり、その目的は、面像認識装置等のような高価かつ複雑な装置を用いることなく、簡単にかつ確実に位置合わせを行うことができる電子部品の位置合わせ方法を提供することにある。

## [0009]

【課題を解決するための手段】上記の課題を解決するために、請求項1に記載の形別では、回路基数上の実装工 リアに対応する位置に開口部が形成された位置合わせ用 マスクの前記期口部に、施頭に複数の外部接接総計を備 える既下部品を上面側から帰合させる工程を有する電子 都品を実施する際の位置合わせ方法をその要旨としている。

【0010】請求項2に記載の発明では、請求項1において、前記電子部品の外部接続場子がバンプである場合、前記複数のバンプの拠面と前記マスクの開口部の内壁面とを用いて位置合わせを行うことをその要旨としている。

# [0011]

【0012】あるいは、第1の工程で関口部に電子部品 を係合した後、第2の工程で回路建板上にマスクを重ね 合わせると、電子部品部の外部接続端子と回路表板側の 外部接続端子との相対位置がおましたり発替すると、 第3の工程で電子部品とツーホビンり発替すると、 基板と電子部品との間の好適な相対位置関係が維持され る。第4の工程で回路基板と電子部品との間からマスク を引き抜くと、単着が接換で加速が乗せたる。

【0013】さらに、まず電子部品及び回路基板のうち の少なくともいずれかを回路基板の厚さ方向に移動させ ることによって、電子部品と回路基板ををいったん離間 させる。このときでも電子部品はツールによって保持さ れているため、電子部品と回席基板との間の好態を相対 位置関係(詳細には2方向を除いたX、Y、の方向の相 付位置関係)は維持される。そして、役目を終えたマス クを電子部品と回路基板との間から引き抜く。この後、 移動させていた電子部品投り前記回路基板のうちの少な くともいずれかを元の位置に短帰させる。すると、電子 部品の外部接続端子と回路基板の外部接続端子とが当接 し合った状態となり、そ々の外部接続端子とが当接 し合った状態となり、そ々の外部接続端子が接続可能に なる。

[0014] 請求項と記載の発明によると、比較的正確な位置に形成されたソアを基準とも設置合かせ方法であるため、位置合かせきするとをの類差がより小さくなる。 さらに、位置合わせがなされた電子都品をツールによって保持したまま無圧着が行われるため、位置すれるそとにすことなる。電子部品を確実に回路基板上に実装することができる。

# [0015]

## 【実施例】

「実施例1)以下、本発明を半導体パッケージ (いわゆる MCH: Multi-chip module )を構成するセラミックス 基板 Lにベアチップを実装する方法に具体化した一実施例を図1~図7に基づき評細に説明する。まず最初に、ベアチップ1、セラミックス基板2及び位置合わせ用マスク3の構成とついて衛に記明する。

【0016】図3、図6に示されるように、電子部品としてのベアチップ1は、軽圧が形状をしたシリコンウェハ(5.0 mm角,厚さ約0.7 mm)からなる。ベアチップ1の底面には、外部接続解子としての、球状をした多数のはんだパンプ4が振期的に形成されている。この実施的の場合、はんだパンプ4の高さは約70μm~80μmである。

[0017] 図1、図6に示されるように、四路基板としてのセラミックス基板2の表面において複数の位断には、ベアチップ1を取り付けるための実装エリア 肝が発けられている。各々の実装エリア 肝が存在している。各々の実装エリア 肝のには、外部接続端子としての接続バッド5が前記はんだハシブ4と同様に規則的に形成されている。セラミックス基板2の表面には、医力にない電影やシー等も形成されている。また、セラミックス基板2000円である。また、セラミックス基板204つのコーナー部のうちの2箇所には、位置合きや用のマーク6がシルクスクリンと明朝されている。

【0018】図1、図3に示されるように、位置合わせ 用マスク3は、セラミックス基数2の外形には22等化1、 金属(例えばステンレス等)製の敷材である。マスク3 の厚さははんだパンプ4つの高さとは22等しく設定されて いる。このマスク3は、第二方形状とした期間部でを3 つ備えている。各々の期口部7は、セラミックス基数2 上の実装エリアR1に対応する位置に設けられている。 【0019】開口部7の対策は、ベアチッア1の外形寸 法よりらひとまわり小さくなっている。その代わり図3 に示されるように、開口部7の相対する内壁画の機関配 覧上1と、はんだパシア4のうち最分別に位置するはん だパンア4 Aの側面の開間距離し2とかほぼ等しくなっ ている。また、マスク 3の4つのコーナー部のうち 2 箇 所には、断面町形林の更通相系が病を含れている。

[0020]次に、前記マスク3による位置合わせ方法 について関を違って説明する。第1の1程を行うにあた り、まず実装装置のテーブル(図示局)上にセラミック、 ス基板2をあらかじめ電果に固定しておく、次に、2つの マーク6に向けて真上方向(モラミックス基板2の さ方向=2方向)からスポット光9等を照射しながら、 マスク3をセラミックス基板2の上方に形送する。そして、 、図1に示されるように、マスク3を観動させるが 位置合わせを行い、位置か合った時点でマスク3をセラ ミックス基板2の上面に重ね合わせる。すると、各々の 実築エリアR1上に各間に勝てが位置した状態となり、 かつその間口部7の中に接続パッド5が位置した状態となり、 かつその間口部7の中に接続パッド5が位置した状態となり。

【0021】第2の工程では、図2、図3に示されるよ うに、作業者等が開口部7に対してベアチップ1をマス ク3の上面側から係合させる。このとき、図3に示され るように、ベアチップ1の底面周縁端がマスク3の脚口 部7の上面周縁部によって支持される。一方、ベアチッ プ1の底面のはんだバンプ4は、開口部7の上面周縁部 によって支持されることなく、いずれも開口部7の内側 に位置した状態となる。そして、最外列に位置するはん。 だバンプ4Aの側面と開口部7の内壁面とが互いに接す る状態となり、はんだパンプ4と接続パッド5との相対 位置がほぼ一致する。即ち、各接続パッド5の上面に対 して、各はんだバンブ4の下面が接触した状態になる。 【0022】第3の工程では、図4に示されるように、 実装装置のヘッド(図示略)に設けられたツール10を 下降させ、そのツール10の有する図示しない真空吸着 手段によってベアチップ1を確実に保持する。従って、 セラミックス基板2とベアチップ1との間の好適か相対 位置関係は依然として維持される。なお、この実施例の 実装装置のヘッドには、上記のようなツール10が複数 個設けられている。各ツール10は、個々のベアチップ 1をほぼ同時に吸着する。

[0023] 第4の工程では、図5、図6に示されるように、ベアチップ1を保持したツール10を上方向に努動させることによって、ベアチップ1とセラミックス基 仮2とをいったん間間させる。このときでもベアチップ 1はツール10と比って保持されているため、ベアチップ1とセラミックス基板2との間の好強な相対位置関係(詳細には2万的を徐いたX、Y、の方向の相対位置関係)は維持される

【0024】ここで、役目を終えたマスク3をベアチップ1とセラミックス基板2との間から引き抜く。この

後、上方に移動させていたツール10を下降させること によって、ベアチップ1を元の位置に復帰させる。する と、図7に示されるように、はんだパンプ4と接続パッ ド5とが当接し合った状態となり、ベアチップ1とセラ ミックス基板2との位置含わせが終了する。

【0025】さらに、ベアチップ1を保持しているツール10にパルスヒートを加え、はんだパンプ4と接続パッドちとを熱圧着させる。以上のような手順を経て、セラミックス基板2に対するベアチップ1の実装が完了す

[0026] さて、本実施例の位置合わせ方法は、基本 的に位置合わせ用マスク3のみを必要とし画像処理を必 要としないものである。このため、画像認識装置を購入 したり、同装置のための領集プログラムを作成したりす ること等も不要になる。従って、従来に比べて低コスト 化を油皮することができる。また、画像処理のときとは 異なり、はんだパング4年接続パッド5に多少の两れや 変形があっても、位配合わせ精度が確化したり位置合か せが不能になるとはない、つまり、この実施例の方法 によると、高価かつ複雑な装置を用いることなく、簡単 にか・商業に位置合わせを行うことができるという利点 がある。

【0027】特にこの位置合わせ方法では、比較的正確 な位置に形成されたはんだパンプ4を基準として用いて いるため、位置合わせの就差が係めて小さい。従って、 簡単な方法であるにもかかわらず、精度のよい位置合わ せが可能であるという利点がある。

【0028】また、一括して位置合わせが可能なこの方法によると、1ボード上に実装すべきベアチップ1の数や種類が増えたとしても、実装に要する時間がそれほど長くなることはない。よって、全体の生産性を低下させるおそれもない。

【0029】そして、この弊独例の実生方法によると、 位置合わせがなされたペアチップ1をツール10によっ て保持したままの状態で発圧着が行われる。このため、 ベアチップ1に位置ずれ等が生じることもなく、ベアチップ1を確実にセラミックス基板2上に実送することが できる。

(実施例2)次に、本発明をマザーボードであるプリント配線板上にBGAを実装する方法に具体化した実施例 2を図8〜図13に基づき詳細に説明する。まず最初 に、BGA11、プリント配線板12及近位置合わせ用 マスク13の構成について簡単に説明する。

【0030】図8、図10に示されるように、電子部品としてのBGA11は、いかゆる一種で学療体指勧装置である。BGA1は、がゆゆる一種で学療体指勧装置である。BGA11を構成するモラミクス基板14度には、ベアチップ15個とセラミックス基板14度には、ボンディングフ16個ともでも企業が15個、ボンディングンディングされたペアチップ15は、キャップ17によ

って封止されている。

【0031】BGA11の底面には、外部接続端子としての、球状をした多数のはんだシンフィが規則的に形成されている。この実施例の場合、はんだジンフ4の高さは約70μmである。

[0032] 図9、図10に示されるように、回路基族 としてのプリント記線板12の表面において複数の箇所 には、BGA11を取り付けるための実験エリアがR1 が設けられている。各々の実象エリアR1内には、外部 接続端子としての接続パッド5が前記はんだパンプ4と 同様に類倒形を形成されている。

【0033】図8、図10に示されるように、位置合か 世用マスク13は、プリント配線板12の外形には注等 レハステンと気象の板材からなる。このマスク13は、 実施例1のマスク3と同様に、路正方形状をした側口部 18を3つ備えている。各々の側口部18は、プリント 配線仮12上の実換エリアR1に対応する位置に設けら れている。

【0034】図10に示されるように、開口部18の内 壁面には、全周にわたって段部18aが形成されてい る。開口部18の相対する内壁面上部の難聞距離L3

と、BGA11の一辺の長さL4とは、ほぼ等しくなっている。

【0035】なお、実施例1のときと同様に、プリント 配議版12には位置合わせ用のマーク6がシルクスクリ ーン印刷されており、マスク13には貫通孔8が形成さ れている。

【0036】次に、前記マスク13による位置合わせ方 法について順を追って説明する。第1の工程を行うにあ たり、まず実験装置のテーブル(図示略)上にプリント 配線板12をあらかとめ確実に固定しておく。

【9037】第1の工程では、図8、図10に示される ように、作業者等が閉口部18に対してBGA11をマ スク13の上面側から係合させる。このとき、BGA1 1の原面開縁部がマスク13の段部18 a上面によって 支持される。一方、BGA11の底面が入れだいアプ4 は、段部1841配によって支持されることなく、いずれも開口部18の内側に位置した状態となる。このと き、開口部18の内側に位置した状態となる。このと き、開口部18の内側に位置した状態となる。このと を、開口部18の内側に位置した状態となる。

[0038] 第2の工程では、図9、図10に示される ように、実施例1のときと同じくマーク6に向けてスポ ット光9等を照射しながらマスク13の位置合かせを行 う。そして、位置が合った時点でマスク13をプリント 配線仮12の上面に重ね合かせる。すると、各々の実施 エリアRI上に各層口部18が位置した状態となり、は んだパンプ4と接続ゲッド50上面に対して、各はんだパ ンプ4の下面が接触した状態となり。

【0039】第3の工程以降については、基本的に実施

例1のたと同様である。即ち、第3の工程では、図1 1に示されるように、下降させた複数のツール10で個 々のBCA11を職実にかつは7回時に保持する。第4 の工程では、図12に示されるように、ツール10を上 方向に移動させることによって、BGA11とプリント 配線収12とをいった人間間させる。ここで、役目を終 えたマスク13を引き抜いな後、ツール10を下降させ てBGA11を元の位置に危傷させる。すると、図13 に示されるように、はんだパンプ4と接続パッド5とが 当接し合った状態となり、BGA11とアリント配線の 12との位置会かせが終了する。ちらに、BGA11を 保持しているツール10にパルスセートを加え、はんだ パンプ4と接続パッド5とを無圧着させると、BGA1 の需要が停下する。

[0040]以上述べたようを実施例2の方法であって も、実施例1のときと同様の作用効果を奏する。即ち、 基本的に位置合わせ用マスク13のみを必要とし面像処理を必要としない等の理由から、高価かつ複雑な装置を 用いることなく、簡単にかつ確実に位置合わせを行うことができる。

【0041】特にこの実施例では、はんだバンプ4を基 様とする位置合わせではなく、電子部品であるBGA1 1の側面を基準とする位置合わせを行っている。従っ て、仮にBGA11側にはんだバンプ4がなくても位置 合わせができるという利点がある。

【0042】なお、本発明は上記実施例のみに限定されることはなく、例えば次のように変更することが可能である。

(1) 実施例2の位置合わせ方法は、BGA11側にはんだパンプラがある場合ばかりでなく、ブリント配縁 板12側にはんだパンプラがある場合の位置合わせについても同様に可能である。

【0043】(2) 実施例1.2のようなはんだバン ブ4に代えて、例えば金等といった他の金属によるバン ブにしてもよい。また、バンブの形状は必ずしも球形状 に限られず、例えばストレートウォール状等にすること もできる。

【0044】(3) 第4の工程において、電子部品 1、11を保持するツール10側を2方向に移動するこ とに代え、回路基板2、12を固定しているテープル側 をその反対方向に移動(下降)させることとしてもよ い、30歳、ツール10及びテーブルの両方を移動させて もよい。

【0045】(4) 実施列1、2において、問路基板 2、12上にマスク3、13を重ね合わせる場合、その 位置合わせを、例えば貢運用8と位置合わせ用ビンとの 係合によって行ってもよい、この方法であると、スポット光を原則する必要がなくなるので、装置の構成をよ り節略化することができる。

【0046】(5) 図14、図15に示される別例の

ような監査かせ用マスク19を用いた位置合かせ方法 としてもよい、このマスク19は、実施向1にて設明し たマスク3とほぼ両線の基本構成を有している。ただ し、このマスク19の場合、開口部7の一部が切り欠か れている。従って、第3の工程はおいて図140メラ ベアチップ1を保持したまま、図15のようにマスク1 9を引き抜くことが可能である。このため、ベアチップ 1の上下方向への移動を省略することができる。また、 ツール10による熱圧着を行った後にマスク19を引き 抜くことも可能である。

【0047】(6) 1ポード内に大きさや種類の異なる電子部品1、11が実装される場合には、実装される場合には、実装される場合には、実装されるべき電子部品1、11に応じて、2229、13、19の厚さを部分的に変更してもよい、また、1枚のマスク3、13、19において、例えば段階18本のある期口部18と段部18本のない端口部7とを混在させても勿論よい。

【0048】ここで、特許請求の範囲に記載された技術 的思想のほかに、前述した実施例及び別例によって把握 される技術的思想をその効果とともに以下に列挙する。

(1) 請求項1,2において、マスクの駅口部内壁面 に段部を形成しておくとともに、電子部品の側面と開口 部の内壁面上部とを用いて位置合わせを行う電子部品を 実装する廊の位置合わせ方法。この方法であると、電子 部品側にバンブがなくても位置合わせができる。

【0049】(2) 請求項1,2において、複数のツールを備えたヘッドを用いて一括して熟圧着を行うこと。この方法によると、短時間に効率よく実装でき、全体の生産性が向上する。

【0050】なお、本明細書中において使用した技術用語を次のように定義する。

「電子福品: 底面に複数の外部接続場子が形成された 半導体チップをいうほか、例えば底面に複数の外部接続 端子が形成されたBGAやパットジョイントPGA等の パッケージ及びMCM等の半導体搭載差面や、さらには 底面に複数の外部接続端子が形成された表面実装タイプ のコネク学等の要動部品もいう。」

## [0051]

【発明の効果】以上詳述したように、請求項 1. 2 に記載の発明によれば、上記のマスクによる位置合わせであ 載の発明によれば、上記のマスクによる位置合わせであ ため、画像認識装置等のような高価かつ複雑な装置を 用いることなく、簡単にかつ確実に電子部品の位置合わ せを行うことができる。

【0052】請求項2に記載の発明によれば、バンプを 基準として用いているため、特度のよい位置合わせを実 現することができる。

## 【四面の簡単な説明】

【図1】 実施例1のベアチップの実装方法において、 第1の工程を示す振略斜視図である。

【図2】 同じく、第2の工程を示す概略斜視図であ

【図4】 同じく、第3の工程を示す概略斜視図であ

District miles of a provider a large milestrate.

【図5】 同じく、第4の工程を示す概略斜視図である。

【図6】 同じく、第4の工程を示す要部拡大機略斜視 図である。

【図7】 同じく、ベアチップを元の位置に復帰させた 状態を示す概略斜視図である。

状態を示す標略斜視図である。 【図8】 実施例2のBGAの実装方法において、第1

の工程を示す概略斜視図である。 【図9】 同じく、第2の工程を示す概略斜視図であ

【図10】 同じく、第2の工程を示す要部拡大概略断面図である。

【図11】 同じく、第3の工程を示す要部拡大概略断面図である。

【図12】 同じく、第4の工程を示す要部拡大機略断面図である。

【図13】 同じく、BGAを元の位置に復帰させた状態を示す機略斜視図である。

【図14】 別例のベアチップの実装方法において、第 3の工程を示す概略斜視図である。

【図15】 同じく、第4の工程を示す機略斜視図である。

# 【符号の説明】

